Алгоритм плотноупакованного размещения транзисторов, учитывающий особенности топологической реализации ячеек БИС
Предложен комбинаторный алгоритм размещения компонентов ячейки для автоматизации процесса проектирования топологии интегральных схем. При создании топологии ячейки алгоритм позволяет использовать заранее спроектированные фрагменты топологии, что упрощает и ускоряет процесс размещения компонентов. Для уменьшения площади ячеек использовались различные приемы, связанные с характеристиками реализуемых объектов (ячеек БИС). Уменьшение площади топологии, занимаемой транзисторами и коммутирующими компонентами, достигается за счет проксимального соединения областей сток–исток транзисторов и непосредственного соединения затворов транзисторов. Уменьшение площади свободных зон обеспечивается зеркальным чередованием пар линий транзисторов разного типа проводимости, что уменьшает количество разделяющих их зон, в которых должны располагаться контакты с подложкой и карманом для борьбы с паразитными токами. Для ускорения сравнительного анализа промежуточных результатов размещения компонентов предусмотрена косвенная оценка качества вариантов трассировки.
Авторы: П. М. Ширяев, С. Э. Миронов
Направление: Информатика, вычислительная техника и управление
Ключевые слова: алгоритм размещения; размещение и трассировка; плотноупакованное проектирование топологии интегральных схем; технологическая инвариантность
Открыть полный текст статьи