УДК 004.89:621.382 Научная статья

https://doi.org/10.32603/2071-8985-2026-19-8-70-78

Разработка нейроморфной схемы, имитирующей спайковую активность биологического нейрона

Я. Е. Рудягин

Санкт-Петербургский государственный электротехнический университет «ЛЭТИ» им. В. И. Ульянова (Ленина), Санкт-Петербург, Россия

rudyaga34@gmail.com

Аннотация. Представлен результат синтеза и анализ аналоговой нейроморфной схемы, реализующей модель Leaky Integrate-and-Fire (LIF) и имитирующей спайковую активность биологического нейрона. Предложенная схема обеспечивает интеграцию входных сигналов, пороговую генерацию спайка фиксированной формы и реализацию рефрактерного периода. Проведено SPICE-моделирование при различных типах входных воздействий (меандр, экспоненциальный сигнал, шум), подтвердившее устойчивость генерации импульсов и корректность работы порогового механизма. Предложена аналитическая оценка масштабируемости и энергопотребления при переносе схемы на кристалл. Показано, что упрощенная архитектура позволяет обеспечить предсказуемую форму спайка и перспективна для интеграции в нейроморфные массивы высокой плотности. Полученные результаты подтверждают применимость схемы в качестве базовой ячейки для построения аппаратных спайковых нейронных сетей.

Ключевые слова: нейроморфные системы, спайковый нейрон, аналоговая схема, Leaky Integrate-and-Fire, нейропроцессор, биоинспирированная электроника

Для цитирования: Рудягин Я. Е. Разработка нейроморфной схемы, имитирующей спайковую активность биологического нейрона // Изв. СПбГЭТУ «ЛЭТИ». 2026. Т. 19, № 8. С. 70–78. doi: 10.32603/2071-8985-2026-19-8-70-78.

Original article

Development of a Neuromorphic Circuit that Emulates the Spiking Activity of a Biological Neuron

Ya. E. Rudyagin

Saint Petersburg Electrotechnical University, Saint Petersburg, Russia

rudyaga34@gmail.com

Abstract. The article presents the results of the synthesis and analysis of an analog neuromorphic circuit implementing the Leaky Integrate-and-Fire (LIF) model and emulating the spiking activity of a biological neuron. The proposed circuit provides integration of input signals, threshold-based generation of a spike with a fixed waveform, and implementation of a refractory period. SPICE simulations were carried out under various types of input stimuli (square wave, exponential signal, noise), confirming stable pulse generation and correct operation of the threshold mechanism. An analytical assessment of scalability and power consumption for on-chip implementation is proposed. It is shown that the simplified architecture ensures a predictable spike waveform and is promising for integration into high-density neuromorphic arrays. The obtained results confirm the applicability of the circuit as a basic cell for constructing hardware spiking neural networks.

Keywords: neuromorphic systems, spiking neuron, analog circuit, Leaky Integrate-and-Fire, neuroprocessor, bioinspired electronics

 © Рудягин Я. Е., 2026

For citation: Rudyagin Ya. E. Development of a Neuromorphic Circuit that Emulates the Spiking Activity of a Biological Neuron // LETI Transactions on Electrical Engineering & Computer Science. 2026. Vol. 19, no. 8. P. 70–78. doi: 10.32603/2071-8985-2026-19-8-70-78.

Введение. Современные нейроморфные вычислительные системы ориентированы на аппаратную реализацию спайковых нейронных сетей, в которых обработка информации осуществляется в событийной форме – посредством дискретных импульсов (спайков). Такой подход позволяет приблизиться к принципам функционирования биологических нейронных сетей и одновременно обеспечить высокую энергоэффективность и параллелизм вычислений. Базовым элементом подобных систем служит искусственный нейрон, реализующий модель Leaky Integrate-and-Fire (LIF), которая представляет собой компромисс между биофизической достоверностью и схемотехнической простотой.

Модель LIF описывает динамику мембранного потенциала нейрона как процесс интеграции входных токов с утечкой, последующим достижением порога и генерацией спайка фиксированной формы с рефракторным периодом. Благодаря простоте и устойчивости к вариациям параметров LIF-модель получила широкое распространение в аппаратных реализациях нейроморфных систем – от дискретных аналоговых прототипов до сверхплотных Complementary Metal-Oxide-Semiconductor (CMOS) реализаций в современных технологических нормах.

За последние годы было предложено значительное число схемотехнических реализаций LIF-нейронов, отличающихся уровнем абстракции, энергоэффективностью и степенью интеграции. Так, в [1] реализован ультракомпактный аналоговый LIF-нейрон в 28-нм CMOS-технологии, работающий в субпороговом режиме и демонстрирующий энергию порядка единиц фемтоджоулей на спайк при площади менее 40 мкм^2. Данный результат иллюстрирует предельные возможности энергоэффективности, однако достигается за счет жестких ограничений на диапазон рабочих параметров и повышенной чувствительности к технологическим разбросам.

Альтернативный подход основан на использовании мемристивных элементов или их эмуляторов. В [2] предложен аналоговый LIF-нейрон с CMOS-эмулятором мемристора, в котором утечка и сброс мембранного потенциала формируются за счет нелинейных токовых характеристик активных элементов. Подобные решения повышают биологическую правдоподобность модели, однако приводят к усложнению схемы и росту площади нейрона. Схожая архитектура применяется и в работах, ориентированных на совместную интеграцию с мемристивными синапсами, где дополнительно вводятся стабилизаторы напряжения и аттенюаторы тока для согласования уровней сигналов.

Отдельный класс составляют схемы, использующие адиабатические принципы зарядки и разрядки мембранной емкости. Так, в [3] показали возможность снижения энергии на спайк до сотен фемтоджоулей за счет рекуперации энергии при экспоненциальной утечке и управляемом рефракторном периоде. Несмотря на высокую энергоэффективность, такие решения требуют резонансных режимов работы и усложненной архитектуры, что ограничивает их практическое масштабирование.

Сравнительный анализ современных реализаций LIF-нейронов показывает, что существующие решения находятся в компромиссе между минимизацией энергии на спайк, схемотехнической простотой, устойчивостью к разбросам параметров и возможностью масштабирования. Основные характеристики и особенности наиболее актуальных работ приведены в табл. 1.

Предлагается аналоговая нейроморфная LIF-ячейка, ориентированная на минимальное число активных элементов и последующее масштабирование в интегральную реализацию. В отличие от рассмотренных аналогов, в разработанной схеме используется упрощенная архитектура генерации спайка и рефракторного периода, допускающая прямое приведение принципиальной схемы к уровню отдельных транзисторов без применения специализированных мемристивных элементов или резонансных режимов. Это позволяет сохранить воспроизводимость формы спайка, снизить требования к емкости мембраны и обеспечить предсказуемые энергетические характеристики при переносе схемы на кристалл.

Устройство биологического нейрона. Модель LIF представляет собой упрощенное описание биологического нейрона. В биологии процесс интеграции и разрядки мембраны регулируется системой ионных каналов по уравнениям Ходжкина–Хаксли. Модель LIF опускает многие дета-

Табл. 1. Сравнительная таблица существующих реализаций
Tab. 1. Comparative table of existing implementations

Статья	Технология и тип схемы	Энергия на спайк	Площадь	Особенности и преимущества
[1]	28 нм CMOS, субпороговый аналог	≈ 1.6 фДж/спайк	≈ 34 мкм^2	Очень низкое напряжение (0.25 В), интеграторы на МОП[1]-цепях в режиме слабой инверсии; сверхнизкая энергия и компактность; скорость до 300 кГц
[2]	180 нм CMOS, мемристорный аналог	≈ пД÷нДж	(нет данных)	Аналоговый LIF с CMOS-эмулятором мемристора; управляемая линейность – ОТА[2]; настройка частоты спайков устройствами; повышенная биологичность
[3]	180 нм CMOS, адиабатный аналог	≈ 470 фДж/спайк (при 500 кГц)	(нет данных)	Адиабатический заряд/разряд с рекуперацией энергии (>90 % КПД); модель утечки и рефрактерности; максимальная эффективность, примерно девятикратный выигрыш в энергоэффективности по сравнению с традиционным LIF

[1] МОП – металл–оксид–полупроводник.

[2] *Англ.* Operational Transconductance Amplifier – операционный усилитель с регулируемой крутизной.

ли ионных кинетик, сохраняя лишь основную динамику: накопление потенциала, достижение порога и последующее восстановление. Как отмечается в [4] LIF – более простая модель по сравнению с Ходжкином–Хаксли, но сохраняющая общее поведение нейронов.

Аналоговая схема в некоторой степени повторяет физиологию: интегратор ассоциируется с клеточной мембраной, а МОП-транзистор выполняет роль ионных каналов. После спайка мембранный потенциал «восстанавливается» через аналогичную *RC*-цепочку, подобно биологической послеспайковой гиперполяризации. Каждый входной импульс вносит вклад в заряд на мембране нейрона. Когда суммарный вклад входных импульсов становится достаточным, напряжение превышает пороговое значение. В этот момент нейрон генерирует выходной спайк [5]. Именно так работают и реальные нейроны – в них интегрируются поступающие деполяризационные токи, и при достижении порогового уровня возникает единичный потенциал действия.

Главное отличие состоит в деталях: биологические нейроны обладают сложной кинетикой каналов, варьируемой формой активного потенциала (АП) и разнообразными моделями пластичности, тогда как искусственная схема предопределяет форму импульса (одна и та же для всех спайков) и упрощенный механизм восстановления. Тем не менее, оба типа систем передают информацию спайками и используют принцип интеграции – ограничения [4]. В итоге искусственная схема воспроизводит основные входно-выходные характеристики биологического нейрона (спайковую активность, адаптивную частоту), но реализует их в терминах электрических компонентов, а не ионных потоков [6].

Таким образом, схема адекватно моделирует базовые нейрофизиологические свойства, хотя и не охватывает механизмы адаптации и синаптической пластичности.

Схема на рис. 1 представляет собой функциональную реализацию модели LIF-нейрона. Интегратор накапливает заряд от входных сигналов, моделируя мембранную емкость, а операционный усилитель в роли компаратора отслеживает достижение порогового напряжения. При превышении порога компаратор запускает моностабильный мультивибратор (иногда в литературе называемый одновибратором), формирующий выходной спайк и одновременно сбрасывающий заряд конденсатора через обратную связь. Таким образом, схема обеспечивает ключевое поведение LIF: интеграцию входного сигнала, генерацию спайка




Рис. 1. Схема функциональной реализацию модели LIF-нейрона
Fig. 1. Block-diagram of the functional implementation of the LIF neuron model




Рис. 2. Принципиальная электрическая схема прототипа: *а* – off-chip-реализация на дискретных элементах; *б* – транзисторная реализация операционного усилителя для on-chip-интеграции
Fig. 2. Schematic diagram of the prototype: *a* – off-chip-implementation using discrete components; *б* – transistor-level implementation of the operational amplifier for on-chip integration

при достижении порога и рефрактерный период, в течение которого нейрон не реагирует на новые стимулы.

Анализ схемы искусственного нейрона. Представленная на рис. 1 схема реализует модель LIF искусственного нейрона.

Схема на рис. 1 реализует базовый принцип работы LIF и имеет следующие компоненты: интегратор – накапливает входной сигнал; сумматор – складывает выход интегратора и сигнал обратной связи (утечку); компаратор – сравнивает мембранный потенциал с порогом (константа); одновибратор – формирует импульс фиксированной длительности при срабатывании компаратора. Обратная связь – сигнал с выхода одновибратора, поступает на сумматор и выполняет сброс мембранного потенциала после генерации спайка.

Представленная на рис. 2, *а* схема – это прототип off-chip-реализации. Для дальнейшей реализации на кристалле операционный усилитель (рис. 2, *а*, U_1) был реализован на транзисторах, схема представлена на рис. 2, *б*.

Интегратор (рис. 2, *а* – резистор R_1 и конденсатор C_1) моделирует аналог мембранной емкости, поступающие токи накапливают заряд на конденсаторе. Компаратор (рис. 2, *а* – операционный усилитель U_1, рис. 2, *б* – резистор R_2 и транзисторы Q_1, Q_2 и Q_3) выступает пороговым элементом: при достижении напряжением на конденсаторе заданного уровня появляется выходной сигнал, поступающий на одновибратор (рис. 2, *а* – резисторы R_4–R_7, конденсатор C_2 и транзисторы Q_1, Q_2), он же в свою очередь генерирует спайк и конденсатор сбрасывает его через ОС (рис. 2, *а* – МОП-транзистор M_1) [7]. Таким образом, схема воспроизводит ключевое поведение LIF-модели: напряжение на «мембране» возрастает от входных импульсов, а при превышении порога на выходе появляется короткий импульс. Сравнение основных характеристик биологического нейрона и схемы (рис. 2, *б*) представлено в табл. 2.

Табл. 2. Сравнение основных характеристик
Tab. 2. Comparison of key characteristics

Характеристика	Биологический нейрон	Предложенная схема
Интеграция входов	Да	Да (через R_1C_1)
Порог активации	Да	Да (через компаратор)
Спайковая генерация	Да	Да (через одновибратор)
Рефрактерный период	Да	Только в течение спайка
Адаптация/ пластичность	Да	Нет

Длительность спайка в предложенной схеме в первую очередь определяется динамическими характеристиками активного формирователя – одновибратора, и слабо зависит от параметров мембранной цепи R_1C_1. Это подтверждается SPICE-моделированием (Simulation Program with Integrated Circuit Emphasis) – при неизменном входном воздействии изменялись параметры цепи, результаты приведены в табл. 3. Эти результаты показывают, что изменение R_1 и C_1 в исследованных пределах почти не влияет на длительность спайка. При этом изменение C_2 и сопротивления времязадающей цепи существенно влияет на ее значение.

Таким образом, компоненты схемы обеспечивают LIF-динамику: интеграцию входного сигнала, пороговую генерацию импульса фиксированной формы и последующий рефрактерный период, во время которого нейрон не восприимчив к входным воздействиям.

Моделирование работы схемы. Цель моделирования – подтвердить, что предложенная схема воспроизводит ключевые динамические свойства модели Leaky Integrate-and-Fire, а именно генерация спайка фиксированной продолжительности и отсутствие интегрирования входного сигнала в этот промежуток времени при различных типах входных воздействий, а также оценить устойчивость генерации спайков, корректность работы порогового механизма и рефрактерного периода.

В качестве эталона формы графика выходного напряжения на рис. 3 приведен характерный график изменения мембранного напряжения, заимствованный из обзорной статьи [8], посвященной моделированию электрической активности «настоящей» биологической нейронной сети. В качестве математической модели описания была использована модель Ижикевича. Типичная динамика LIF-модели нейрона приближается к динамике реального нейрона. Поэтому в результате моделирования должен получится похожий график выходного напряжения.




Рис. 3. Средний мембранный потенциал модельной сети из 125 нейронов [8]
Fig. 3. Mean membrane potential of a simulated network of 125 neurons [8]

Моделирование было проведено в среде LTspice 24.1.6. На рис. 4–6 представлены осциллограммы напряжений в схеме при моделировании ее работы:

1 – тонкая сплошная линия, входное воздействие;

2 – штриховая линия, напряжение на инвертирующем входе компаратора U_1;

Табл. 3. Зависимости времени спайка T от основных параметров
Tab. 3. Dependence of spike time T on key parameters

R_1, Ом	C_1, Ф	R_5, Ом	R_6, Ом	C_2, Ф	T, мс
1E+03	1E-04	2.4E+04	2.0E+05	8.90E-07	148.991
2E+03	1E-04	2.4E+04	2.0E+05	8.90E-07	148.839
1E+04	1E-04	2.4E+04	2.0E+05	8.90E-07	149.012
1E+03	2E-04	2.4E+04	2.0E+05	8.90E-07	148.988
1E+03	1E-03	2.4E+04	2.0E+05	8.90E-07	149.002
1E+03	1E-05	2.4E+04	2.0E+05	8.90E-07	148.988
1E+03	1E-04	2.4E+04	1.0E+05	8.90E-07	75.62
1E+03	1E-04	2.4E+04	1.5E+05	8.90E-07	111.38
1E+03	1E-04	2.4E+04	3.0E+05	8.90E-07	223.57
1E+03	1E-04	2.4E+04	4.0E+05	8.90E-07	253.09
1E+03	1E-04	2.4E+04	2.0E+05	4.45E-07	74.54
1E+03	1E-04	2.4E+04	2.0E+05	6.68E-07	111.15
1E+03	1E-04	2.4E+04	2.0E+05	1.34E-06	223.18
1E+03	1E-04	2.4E+04	2.0E+05	1.78E-06	298.41
1E+03	1E-04	4.8E+04	2.0E+05	8.90E-07	145.21
1E+03	1E-04	3.6E+04	2.0E+05	8.90E-07	146.86
1E+03	1E-04	1.8E+04	2.0E+05	8.90E-07	150.16
1E+03	1E-04	1.2E+04	2.0E+05	8.90E-07	151.81

3 – сплошная линия, выход интегратора R_1C_1;

4 – пунктир, выходное воздействие (служит входным воздействием для последующих нейроморфов в сети).




Рис. 4. Результат SPICE-симуляции работы схемы при входном воздействии формы меандра (линия *1*) [0 мс; 500 мс]

Fig. 4. SPICE simulation result of the circuit operation under the input action of the meander shape (line *1*) [0 ms; 500 ms]




Рис. 5. Результат SPICE-симуляции работы схемы при входном воздействии экспоненциально формы (линия *1*) [0 мс; 500 мс]

Fig. 5. The result of SPICE simulation of the circuit operation under input action of exponential shape (line *1*) [0 ms; 500 ms]

Действие разработанной нейроморфной ячейки было исследовано методом SPICE-моделирования. В ходе моделирования рассматривались различные типы входных воздействий: меандр, экспоненциальный сигнал и шум.

Как видно на осциллограммах, описанное поведение нейрона полностью реализуется: входной сигнал интегрируется, достигает порогового значения, генерируется спайк и блокируется вход. Результаты SPICE-моделирования показывают выраженное сходство формы полученных графиков напряжения (рис. 4–6) с графиком на рис. 3, что подтверждает корректность выбранной схемотехнической реализации и адекватность полученных результатов.




Рис. 6. Результат SPICE-симуляции работы схемы при подаче шума на входном воздействии (линия *1*) [0 мс; 600 мс]

Fig. 6. SPICE simulation result of the circuit operation when noise is applied to the input (line *1*) [0 ms; 600 ms]

Таким образом, моделирование подтверждает рассматриваемую функциональность схемы и адекватное воспроизведение ключевых нейрофизиологических принципов. Это делает разработанную ячейку пригодной основой для дальнейшего масштабирования и построения более сложных нейроморфных структур.

Аналитическая оценка масштабируемости. Экспериментальная реализация предложенной LIF-ячейки выполнена в виде прототипа с дискретными элементами (off-chip): резисторы, конденсаторы и транзисторы размещены на печатной плате, питание прототипа составляет 2.0 В. Такой подход обеспечивает удобство измерений, быструю замену компонентов и отладку параметров. Параллельно с этим проводится оценка пригодности схемы к интеграции в крупномасштабные нейроморфные матрицы (on-chip, 65 нм). Для on-chip-оценок принята целевая шина питания 1.2 В и предполагаемое количество транзисторов на нейрон N_T = 35 (компаратор, генератор, рефрактерный ключ).

При анализе масштабируемости нейроморфной схемы необходимо учитывать не только ее геометрическую сложность, определяемую числом актив-

ных элементов, но и энергетические характеристики. Это обусловлено тем, что в интегральных нейроморфных массивах предельная плотность расположения нейронов ограничивается не только площадью кристалла, но и допустимой плотностью рассеиваемой мощности. Следовательно, оценка энергопотребления – это основная часть анализа масштабируемости архитектуры.

В спайковых нейронных сетях (СНН, *англ.* spiking neural network, SNN) энергопотребление нейрона носит импульсный характер и определяется, в первую очередь, процессами генерации выходных спайков. В подпороговых режимах токи малы, а вклад в суммарное энергопотребление существенно ниже по сравнению с режимом генерации импульса. По этой причине для аналитической оценки энергетических характеристик целесообразно рассматривать энергию, затрачиваемую на формирование одного спайка, как базовую инвариантную характеристику нейронной ячейки.

Энергия одного спайка определяется процессом зарядки и последующей разрядки эффективной емкости схемы. Для конденсатора емкостью C, заряжаемого до напряжения V_{CC}, запасенная энергия

$$E_C = \frac{1}{2} C V_{CC}^2.$$

Для условной оценки введем коэффициент k = = 1.3 и обозначим полученную величину, энергию одного спайка, E_{sp}:

$$E_{\text{sp}} \cong \frac{1}{2} k C_2 V_{CC}^2. \qquad (*)$$

Эта оценка не учитывает отдельно потребление компаратора, резистивных цепей, заряд и сброс C_1, а также нагрузку выхода. Коэффициент k принят условно и требует уточнения по результатам моделирования токов питания.

Важно разграничивать две оценки площади: реальную площадь прототипа на плате (PCB) с off-chip-компонентами и предполагаемую on-chip-площадь при переносе всех ключевых элементов на кристалл. Для демонстрации проблемы масштабируемости приведена очень грубая оценка площади, которую занял бы эквивалентный C_2 при размещении на кристалле (при плотности 1 фФ/мкм^2).

Дано: V_{CC} = 1.2 В, коэффициент потерь k = 1.3, число транзисторов $N_T \cong 35$, средняя площадь транзистора $\tilde{S}_T$ = 50 мкм^2, плотность размещения конденсаторов = 1 фФ/мкм^2. Рассмотрены сценарии: C_2 = 10 фФ, 100 фФ, 1 пФ (on-chip) и C_2 = 0.89 мкФ (off-chip).

Условная энергетическая оценка для C_2 рассчитывается по формуле (*).

Площадь транзисторов, мкм^2: $S_T = N_T \cdot 50 =$ = 1750.

Площадь конденсатора (on-chip), мкм^2: $S_{C_2} =$ = C_2/D_C, где D_C – удельная плотность емкости, для on-chip-конденсаторов она лежит в диапазоне 1…10 фФ/мкм^2, для удобства возьмем значение 1 фФ/мкм^2.

Условная оценка мощности, соответствующая принятому значению E_{sp}: $P(f) = E_{\text{sp}} f$, где f – частота.

Расчет рассеиваемых мощностей для различных емкостей:

1. Емкость C_2 = 10 фФ, напряжение питания V_{CC} = 1.2 В;

$E_{\text{sp}} = 1.3 \cdot 0.5 \cdot 10 \cdot (1.2)^2 = 9.36$ фДж;

площадь C_2: $S_{C2} = 10/1 = 10$ мкм^2;

общая площадь нейрона S_{neur} = 1750 + 10 = = 1760 мкм^2;

рассеиваемая мощность $P|_{100\text{Гц}} \approx 9.36 \times 10^{-13}$ Вт.

2. Off-chip-прототип: C_2 = 0.89 мкФ, V_{CC} = = 2.0 В;

$E_{\text{sp}} = 1.3 \cdot 0.5 \cdot 0.89 \cdot 2^2 = 2.31$ мкДж;

$S_{C_2} = 8.9 \cdot 10^8$ мкм^2;

$S_{\text{neur}} = 890\,001\,750$ мкм^2 ($\approx 8.9 \cdot 10^8$ мкм^2);

$P|_{100\text{Гц}} \approx 231.4$ мкВт.

Расчеты для других емкостей и частот приведены в табл. 4.

Табл. 4. Расчеты некоторых характеристик одной ячейки при разных параметрах
Tab. 4. Calculations of some characteristics of a single cell with different parameters

C_2, фФ	V_{CC}, В	E_{sp}, фДж	S_{C_2}, мкм^2	S_{neur}, мкм^2	$P\|_{100\text{Гц}}$, Вт
10	1.2	9.36	10	1760	$9.36 \cdot 10^{-13}$
100	1.2	93.6	100	1850	$9.36 \cdot 10^{-12}$
1000	1.2	936	1000	2750	$9.36 \cdot 10^{-11}$
$8.9 \cdot 10^8$	2.0	$2.31 \cdot 10^9$	$8.9 \cdot 10^8$	$\sim 8.9 \cdot 10^8$	$2.314 \cdot 10^{-4}$

$S_{C_2} = C_2/D_C = (8.9 \cdot 10^8)/1 = 8.9 \cdot 10^8$ мкм^2;

$S_{\text{neur}} = 8.9 \cdot 10^8 + 1750 \approx 8.9 \cdot 10^8$ мкм^2.

Для переноса схемы на кристалл необходим отдельный выбор номиналов и проверка сохранения ее динамики. Расчет при 100 Гц для исходного прототипа носит условный характер: при длительности спайка ~149 мс такая частота недостижима.

Ограничения модели LIF. Существуют и другие реализации LIF-модели. Хотя LIF – модель распространенная и простая, в ней имеются фундаментальные ограничения:

– Нет моделирования динамики ионных каналов (Na^+, K^+, Ca^{2+}).

– Отсутствуют адаптация и пластичность (в биологических нейронах порог со временем изменяется).

– Форма спайка фиксирована, тогда как биологические нейроны имеют фазовые различия (AP onset, afterhyperpolarization).

– Нет пространственной интеграции дендритов, только сома-модель.

– Линейная утечка заменяет реальную нелинейную мембранную проводимость.

– Нет синаптической динамики – постсинаптические токи в биологической клетке имеют сложные временные константы.

– Модель не учитывает стохастичность мембранного шумового тока.

Гипотезы исследования.

Гипотеза 1. Уменьшение емкости C_2 до диапазона 10…100 фФ позволит снизить энергию на спайк до уровня < 100 фДж без ухудшения стабильности спайка.

Гипотеза 2. Портирование схемы в техпроцесс 65 нм обеспечит уменьшение площади нейрона до < 2500 мкм^2, что делает возможной интеграцию матрицы из $\geq 10^5$ нейронов на одном кристалле.

Гипотеза 3. Использование MOSFET-ключа в качестве рефрактерного канала позволит реализовать регулируемый рефрактерный период, что повысит совместимость ячейки с нейросетевыми обучающими методами STDP (Spike-Timing-Dependent Plasticity).

Гипотеза 4. Применение простого одновибратора для формирования спайка даст возможность построения низкоэнергетических нейронных массивов с высокой воспроизводимостью формы импульса.

Заключение. В данной статье предложена аналоговая нейроморфная схема искусственного нейрона, реализующая модель Leaky Integrate-and-Fire и ориентированная на последующую интеграцию на кристалле. В отличие от ряда современных решений, использующих субпороговые режимы, мемристивные элементы или резонансные архитектуры, разработанная схема основана на минимальном наборе функциональных блоков и допускает прямое транзисторное воплощение без введения технологически нестандартных компонентов.

Научная новизна работы заключается в схемотехническом разделении процессов интеграции, генерации спайка и формирования рефрактерного периода, что позволяет независимо управлять ключевыми временными характеристиками нейрона. Показано, что длительность спайка и рефрактерный период определяются параметрами формирователя импульса и слабо зависят от параметров мембранной *RC*-цепи, что выгодно отличает предложенный подход от классических *RC*-LIF-реализаций.

Результаты моделирования подтверждают корректность работы схемы во всех основных режимах и демонстрируют воспроизводимость выходных характеристик. Это делает предложенную архитектуру перспективной для использования в масштабируемых нейроморфных массивах и специализированных нейропроцессорах, где критичны предсказуемость параметров, простота и энергоэффективность.

Список литературы

1. A 1.6-fJ/Spike subthreshold analog spiking neuron in 28 nm CMOS / M. Besrour, J. Lavoie, T. Omrani, G. Martin-Hardy, E. Ranjbar, J. Menard, K. Koua, P. Marcoux, M. Boukadoum, R. Fontaine // arXiv preprint. 2024. doi: 10.48550/arXiv.2408.07734.

2. CMOS LIF spiking neuron designed with a memristor emulator based on optimized operational transconductance amplifiers / C. Velázquez-Morales, L. Hernández-Martínez, E. Tlelo-Cuautle, L. Gerardo de la Fraga // Dynamics. 2025. Vol. 5, no. 4. P. 54. doi: 10.3390/dynamics5040054.

3. Adiabatic leaky integrate and fire neurons with refractory period for ultra-low energy neuromorphic computing / M. Massarotto, S. Saggini, M. Loghi, D. Esseni // npj Unconventional computing. 2024. Vol. 1, no. 15. P. 1–11. doi: 10.1038/s44335-024-00013-1.

4. Analog implementation of a spiking neuron with memristive synapses for deep learning processing / R. R. Ramirez-Morales, V. H. Ponce-Ponce, H. Molina-Lozano, H. Sossa-Azuela, O. Islas-García, E. Rubio-Espino // Mathematics. 2024. Vol. 12, no. 13. P. 1–24. doi: 10.3390/math12132025.

5. На пути к реализации высокопроизводительных вычислений в памяти на основе мемристорной электронной компонентной базы / А. Н. Михайлов, Е. Г. Грязнов, В. И. Лукоянов, М. Н. Коряжкина, И. А. Борданов, С. А. Щаников, О. А. Тельминов, М. В. Иванченко, В. Б. Казанцев // Физмат. 2023. Т. 1, № 1. С. 42–64. doi: 10.56304/S2949609823010021.

6. Hazan A., Ezra Tsur E. Neuromorphic analog implementation of neural engineering framework-inspired spiking neuron for high-dimensional representation // Sec. Neuromorphic Engin. 2021. Vol. 15. Art. 627221. doi: 10.3389/fnins.2021.627221.

7. Neuronal dynamics: From single neurons to networks and models of cognition / W. Gerstner, W. M. Kistler, R. Naud, L. Paninski. Cambridge University Press, 2014.

8. Моделируем электрическую активность нейронов. URL: https://habr.com/ru/articles/201220/ (дата обращения: 20.11.2025).

Информация об авторе

Рудягин Ярослав Евгеньевич – студент гр. 3492, факультет электротехники и автоматики, кафедра систем автоматического управления СПбГЭТУ «ЛЭТИ».
E-mail: rudyaga34@gmail.com

References

1. A 1.6-fJ/Spike subthreshold analog spiking neuron in 28 nm CMOS / M. Besrour, J. Lavoie, T. Omrani, G. Martin-Hardy, E. Ranjbar, J. Menard, K. Koua, P. Marcoux, M. Boukadoum, R. Fontaine // arXiv preprint. 2024. doi: 10.48550/arXiv.2408.07734.

2. CMOS LIF spiking neuron designed with a Memristor emulator based on optimized operational transconductance amplifiers / C. Velázquez-Morales, L. Hernández-Martínez, E. Tlelo-Cuautle, L. Gerardo de la Fraga // Dynamics. 2025. Vol. 5, no. 4. P. 54. doi: 10.3390/dynamics5040054.

3. Adiabatic leaky integrate and fire neurons with refractory period for ultra-low energy neuromorphic computing / M. Massarotto, S. Saggini, M. Loghi, D. Esseni // npj Unconventional computing. 2024. Vol. 1, no. 15. P. 1–11. doi: 10.1038/s44335-024-00013-1.

4. Analog implementation of a spiking neuron with memristive synapses for deep learning processing / R. R. Ramirez-Morales, V. H. Ponce-Ponce, H. Molina-Lozano, H. Sossa-Azuela, O. Islas-García, E. Rubio-Espino // Mathematics. 2024. Vol. 12, no. 13. P. 1–24. doi: 10.3390/math12132025.

5. Na puti k realizacii vysokoproizvoditel'nyh vychislenij v pamjati na osnove memristornoj jelektronnoj komponentnoj bazy / A. N. Mihajlov, E. G. Grjaznov, V. I. Lukojanov, M. N. Korjazhkina, I. A. Bordanov, S. A. Shhanikov, O. A. Tel'minov, M. V. Ivanchenko, V. B. Kazancev // Fizmat. 2023. T. 1, № 1. S. 42–64. doi: 10.56304/S2949609823010021. (In Russ.).

6. Hazan A., Ezra Tsur E. Neuromorphic analog implementation of neural engineering framework-inspired spiking neuron for high-dimensional representation // Sec. Neuromorphic Engin. 2021. Vol. 15. Art. 627221. doi: 10.3389/fnins.2021.627221.

7. Neuronal dynamics: From single neurons to networks and models of cognition / W. Gerstner, W. M. Kistler, R. Naud, L. Paninski. Cambridge University Press, 2014.

8. Modeliruem jelektricheskuju aktivnost' nejronov. URL: https://habr.com/ru/articles/201220/ (data obrashhenija: 20.11.2025). (In Russ.).

Information about the author

Yaroslav E. Rudyagin – student gr. 3492, Faculty of Electrical Engineering and Automation, Department of Automatic Control Systems, Saint Petersburg Electrotechnical University.
E-mail: rudyaga34@gmail.com

Статья поступила в редакцию 02.04.2026; принята к публикации после рецензирования 19.05.2026; опубликована онлайн 23.10.2026.

Submitted 02.04.2026; accepted 19.05.2026; published online 23.10.2026.