

лены аналитические зависимости состояний от параметров и воздействий, произведен анализ устойчивости состояний для редуцированной системы 4-го порядка. Исследовано также влияние

кислорода на процесс очистки сточных вод от аммонийного азота. Полученные результаты позволяют в дальнейшем разработать управляемую модель нитрификации.

### СПИСОК ЛИТЕРАТУРЫ

1. Очистка сточных вод / М. Хенце, П. Армоэс, Й. Ля-Кур-Янсен, Э. Арван. М.: Мир, 2004.

2. Activated Sludge Model № 1. Scientific and Technical Report № 1 / M. Henze, C. P. L. (Jr.) Grady, W. Gujer et al. London: IAWPRC, 1987.

E. K. Grudyaeva, S. E. Dushin  
Saint-Petersburg state electrotechnical university «LETI»

#### ANALYSIS OF DYNAMICS OF NITRIFICATION PROCESS IN THE MODEL OF BIOLOGICAL WASTEWATER TREATMENT ASM1

*The behavior features of the nitrification mathematical model based on ASM1 are researched. The results of study of the transformation processes of ammonium to nitrate, the growth and decay of nitrifying bacteria, oxidation, and changes in alkalinity in the bioreactor are presented. They are received by an analysis of the model and by a computer modeling in Matlab/Simulink and by calculation in Maple.*

**Mathematical model, activated sludge, ASM1, nitrification, realizable steady states**

УДК 621.3.049.77.001.2

С. Э. Миронов, Н. М. Сафьянников, А. К. Фролкин  
Санкт-Петербургский государственный электротехнический университет «ЛЭТИ» им. В. И. Ульянова (Ленина)

### Методика структурно-топологической оптимизации регулярных макроблоков СБИС

*На примере конвейерного умножителя рассматриваются вопросы структурной оптимизации топологии регулярных макроблоков СБИС. На основе результатов анализа процессов преобразования топологических планов макроблоков предлагается методика структурно-топологической оптимизации регулярных макроблоков СБИС, предназначенная для уменьшения площади схем на кристалле.*

**Регулярные макроблоки СБИС, структурно-топологическая оптимизация, конвейерный умножитель**

**Структурно-топологическая оптимизация устройств для микроэлектронной реализации.** Одной из основных задач в проектировании изделий микроэлектроники является поиск методов и приемов, обеспечивающих улучшение характеристик реализуемых устройств, главными из которых считаются площадь на кристалле, быстродействие и производительность. Наилучшие характеристики достигаются при комплексной оптимизации, подразумевающей учет аспектов логического, схемотехнического, топологического и структурно-топологического проектирования.

Данная статья посвящена проблеме структурно-топологического проектирования, актуальность которой не снижается с течением времени, так как постоянное развитие технологии изготовления открывает все новые возможности перед проектировщиками. При качественных изменениях в технологии (например, добавлении нового слоя металла) уже совершенно иначе могут быть организованы и связи внутри ячеек, и связи между ячейками, и размещение ячеек в макроблоке, и трассировка макроблоков в микросхеме. Однако и количественные изменения могут не просто предоставить воз-




Рис. 1

возможность для улучшения проекта, но и сделать необходимой его переработку. Такими изменениями, например, могут быть и геометрические изменения параметров межсоединений и транзисторов (соотношения размеров контактов и ширины шин, соотношения расстояний между элементами топологии), и изменения электрических параметров межсоединений и транзисторов. Следует отметить, что при этом может возникнуть необходимость в качественной переработке и электрических схем, и топологических моделей (принципов топологической организации ячеек), и топологий ячеек, и структурно-топологических планов макроблоков реализуемой микросхемы.

**Структурно-топологическая оптимизация регулярных макроблоков СБИС посредством совмещения их разреженных зон.** В статье [1] на примере конвейерного матричного умножителя (КМУ) рассматривался способ уменьшения аппаратных затрат посредством совмещения разреженных частей устройств с регулярной структурой. Суть преобразования отражена на рис. 1, а исходная [2], [3] и предложенная авторами [1] структурно-топологические схемы КМУ приведены на рис. 2, а и б соответственно.

Топологическое совмещение конвейерных триггеров (в том числе и с буферными каскадами) на входах множителя с выходными конвейерными триггерами (рис. 2, б) не приводит к раздвижке строк или столбцов матрицы. Как видно из рис. 3, в области, занимаемой объединенными ячейками, еще остается много свободного места (светлые участки топологического чертежа на рис. 3, обведенные пунктирной линией).

Данный прием носит универсальный характер: он применим как к макроблокам, так и к ячейкам интегральных схем, для которых традиционным является перенос транзисторов, шин или контактов из одних участков топологии в другие. Результатом такого переноса может стать устранение из


топологии целых вертикальных или горизонтальных «полос» и весьма существенное сокращение площади на кристалле. В качестве примера можно привести топологию *JK*-триггера до (рис. 4, а) и после преобразования (рис. 4, б).

Этот пример, в частности, интересен еще и тем, что в нем описанный прием применялся к топологии *JK*-триггера, если так можно выразиться, не в пассивном, а в активном варианте: место для размещения переносимого из разреженной зоны (с последующим ее удалением) контакта было не найдено, а организовано, как это показано на рис. 5.


Хотя в рассмотренном примере габариты макроблока КМУ не изменились, но, тем не менее, сокращение площади макроблока в результате преобразования примерно на одну шестую (рис. 3) наглядно демонстрирует действенность предложенного способа структурно-топологической оптимизации. Однако к сокращению площади макроблоков на кристалле могут привести и иные их преобразования, представляющие собой более общий случай реорганизации структурно-топологического плана.

**Структурно-топологическая оптимизация регулярных макроблоков СБИС посредством разделения их частей.** Если в статье [1] речь шла о топологическом совмещении различных разреженных частей регулярных макроблоков, то далее будет рассмотрен обратный структурно-топологический прием, связанный с выделением и обособлением их однотипных частей, как на примере КМУ на рис. 6.

Целью такой структурно-топологической перегруппировки является снижение степени взаимного влияния ячеек друг на друга, а в идеале ликвидация их взаимного влияния по одной из осей координат, достигаемая размещением однотипных ячеек по всей высоте или ширине макроблока. При этом один из габаритов простых ячеек уже не будет определяться габаритами сложных ячеек, расположенных с ним в одной строке или столбце.



a



б

- |   |                             |  |                   |   |                            |
|---|-----------------------------|--|-------------------|---|----------------------------|
|  | – сумматор и 3 триггера     |  | – триггер и буфер |  | – элемент «EXOR» и триггер |
|  | – полусумматор и 2 триггера |  | – триггер         |  | – элемент «2И» и триггер   |

Рис. 2




Рис. 3




Рис. 4

Эту перегруппировку можно описать методикой структурно-топологического преобразования регулярных макроблоков СБИС, приведенной далее и проиллюстрированной этапами преобразования (рис. 6) и результирующей структурно-топологической схемой КМУ (рис. 7).

1. В структурно-топологическом плане регулярного макроблока выделяются части, состоящие из однотипных ячеек, и при необходимости уменьшения числа простых ячеек, габарит которых определяется габаритом сложных, выполняется взаимное смещение строк или столбцов для

уменьшения габаритов частей из сложных ячеек. В КМУ для этого осуществляется горизонтальный сдвиг строк в направлении, показанном на рис. 6, *а* стрелками. Результат преобразования представлен на рис. 6, *б*.

2. В модифицированном структурно-топологическом плане (рис. 6, *б*) осуществляется поиск разреженных, а в пределе (как в КМУ) вообще пустых областей, в которые можно было бы переместить «выступающие» части макроблока. В КМУ на рис. 6, *б* такой частью является группа конвейерных триггеров множителя, которую можно пе-

реместить из левого верхнего угла топологического плана в правый верхний его угол. Результат преобразования представлен на рис. 6, в.

Следует отметить, что при выборе нового места для размещения «выступающих» частей макроблока необходимо руководствоваться двумя соображениями:

- не должны нарушаться связи перемещаемых ячеек с их прежними соседями, поэтому смещение предпочтительнее всего осуществлять параллельным переносом ячеек вдоль их связей с соседями;
- новые соседи перемещаемых ячеек должны быть максимально близки к ним по габариту.

В связи с изложенным обратим внимание на то, что триггеры множителя были смещены вдоль их выходных шин, которые в результате перегруппировки стали заводиться в матрицу базовых ячеек всего лишь не слева, а справа. При этом конвейерные триггеры выходной памяти, расположенные между базовыми ячейками и триггерами множителя, во-первых, не мешают проведению в матрицу разрядов множителя, а во-вторых, практически ничем не отличаются от триггеров множителя, а значит, согласуются друг с другом не вызывая раздвижки топологии.




Рис. 5




Рис. 6




Рис. 7

3. Если после перегруппировки структурно-топологического плана один из габаритов простых ячеек уже не будет определяться габаритами сложных ячеек, расположенных с ним в одной строке или столбце, топологии простых ячеек должны быть перепроектированы так, чтобы за счет увеличения их габарита, определяемого габаритами сложных ячеек, другой их габарит был предельно сокращен.

## СПИСОК ЛИТЕРАТУРЫ

1. Миронов С. Э., Сафьянников Н. М., Фролкин А. К. Структурно-топологическая оптимизация регулярных

В структурно-топологическом плане КМУ на рис. 6, 2 и на его структурно-топологической схеме (рис. 7) это отображено уменьшением ширины правой части умножителя, состоящей из триггеров (с буферами в верхней части правого столбца плана). Высота триггера будет определяться высотой самой «низкой» из соседних с ним ячеек – ячейкой свертки, состоящей из полусумматора и двух триггеров. При этом наличие буферов в верхних ячейках правого столбца КМУ (рис. 7) не приведет к увеличению ширины столбца, так как эти усилительные элементы присутствуют лишь в тех строках матричного умножителя, высота которых определяется высотой самых сложных базовых ячеек, состоящих из сумматора, элемента «2И» и четырех триггеров.

Результатом применения предложенной методики структурно-топологического преобразования регулярных макроблоков СБИС может стать существенное сокращение площади схем на кристалле. Например, для рассматривавшегося в статье КМУ оно составит не менее 25 %, причем такие преобразования могут выполняться итерационно.

Необходимо отметить, что эта методика носит универсальный характер, так как может быть использована не только при проектировании топологии макроблоков СБИС, но и при разработке устройств на базе ПЛИС (в том числе при прототипировании заказных интегральных схем). Так как структуризация макроблоков в методике осуществляется по функционально-модульному принципу, это позволяет использовать при проектировании широкий спектр типовых библиотечных модулей ПЛИС, экономя тем самым время и силы разработчиков.

Приведенные в статье результаты исследований в области проектирования топологии регулярных макроблоков СБИС получены в СПбГЭТУ при финансовой поддержке РФФИ в рамках гранта № 14-07-31098 «САПР иерархического инвариантного проектирования топологии блоков СБИС (САПР ИИП) для специализированных вычислительных систем».

макроблоков СБИС путем совмещения их разреженных зон // Изв. СПбГЭТУ «ЛЭТИ». 2012. № 3. С. 32–39.

2. Hatamian M., Gash G. L. A 70 MHz 8-bit\*8-bit parallel pipelined multiplier in 2.5 micron CMOS // IEEE J. Solid-State Circuits. 1986. Vol. SC-21, № 4. P. 505-513.

3. Hatamian M., Gash G. L. Parallel bit-level pipelined VLSI designs for High-speed signal processing // Proceedings of the IEEE. 1987. Vol. 75, № 9. P. 1192-1202.

S. E. Mironov, N. M. Safyannikov, A. K. Frolkin  
Saint-Petersburg state electrotechnical university «LETI»

## METHODIC OF STRUCTURAL AND TOPOLOGICAL OPTIMIZATION REGULAR VLSI MACRO-BLOCKS

*The questions of structural optimization of VLSI regular macro-blocks layout are considered in examples the pipelined multiplier. Methodic of structure and topological optimization for regular VLSI macro-blocks to reduce area of SoC is suggested, using the analysis results processes of reorganizations of layout plans VLSI macro-blocks.*

**Regular VLSI macro-blocks, structural and topological optimization, pipelined multiplier**

УДК: 20.53.19, 28.23.13

Е. Г. Воробьев  
Санкт-Петербургский государственный электротехнический  
университет «ЛЭТИ» им. В. И. Ульянова (Ленина)

## Расчет эффективности информационных атак внешнего нарушителя на объекты информатизации с распределенной инфраструктурой

*Представлен математический аппарат для расчета эффективности информационных атак внешнего нарушителя на объекты информатизации с распределенной инфраструктурой. Представлены примеры расчета показателей эффективности. Материалы данной статьи могут быть использованы для градации защищенности объектов информатизации, отображаемых в целевых программных комплексах, от информационных воздействий.*

### Эффективность информационных атак, классы безопасности, факторы, влияющие на информацию

В настоящее время большое внимание уделяется разработке концепции обеспечения непрерывности функционирования объектов информатизации страны в условиях целенаправленных информационных атак.

Практически все известные подходы к оценке защищенности объектов информатизации базируются на анализе модели угроз и модели нарушителя, математический аппарат которых не подходит для получения точных оценок возможного ущерба. Кроме того, предполагается, что механизмы защиты действуют только внутри защищаемой системы и не оказывают ответного воздействия на внешнего нарушителя.

Тем не менее, существуют ситуации, когда возможны ответные действия, например: при обнаружении сканирования портов, что еще не является атакой, начать ответное сканирование по IP-адресу источника угрозы или отправить по нему компьютерный вирус, что позволяет в большинстве случаев сорвать атаку на объект информатизации, так как нарушитель понимает, что раскрыт. Не углубляясь в специальные области, можно считать, что на самом деле возможности конфликтующих сторон по нанесению ущерба примерно равны, если обе стороны активно к этому готовятся.

В данной статье предлагается математический аппарат, строго ориентированный на вопро-